Familia CMOS (Complementary MOS)

Familia CMOS (Complementary MOS)

Aceasta familie are parametri cei mai apropiati de cei ai unei familii ideale, si anume:

-valorile limita ale tensiunilor pentru cele 2 nivele logice sunt mai favorabile decat al altor circuite (fig.3.7);

-timpul de propagare t_pd este de 2 -50 ns, depinzand de tensiunea de alimentare;

-marginea de zgomot de c.a. este de 0.4 din diferenta de tensiune corespunzatoare celor 2 nivele logice;

-marginea de zgomot de c.c. garantata este de 1V pentru intreaga gama a tensiunilor de alimentare, a temperaturilor de lucru si pentru orice combinatie a intrarilor;

-particularitatile circuitelor TSL-CMOS raman aceleasi ca si in cadrul familiei TTL, cu mentiunea ca numarul circuitelor care pot fi conectate la o magistrala de date este practic nelimitat, fiecare iesire TSL reprezentand o incarcare de 100 nA;

-diferit fata de circuitele logice bipolare, unde fan-out-ul reprezinta o limitare importanta, in special din considerente de zgomot, pentru circuitele CMOS acesta are alta semnificatie - incarcare capacitiva a iesirii, la proiectare putandu-se adopta valori mai mari de 100.

fig. 3.7. Comparatie intre nivelele logice ale circuitelor CMOS, TTL standard si de joasa tensiune

- interfatarea CMOS → TTL (fig.3.8) este conditionata de capacitatea portii CMOS de a absorbi la iesire un curent suficient in starea L, la o tensiune maxima de 0.4 V. In acest scop, familia CMOS dispune de porti de putere (exemplu MMC 4049, MMC 4050).

- interfatarea inversa TTL → CMOS. cand circuitele TTL trebuie sa comande circuite CMOS alimentate dintr-o singura sursa de tensiune de 4.5 -5.5 V apare problema nivelului minim de iesire H TTL (2.4V) care este mai mic decat nivelul minim H CMOS (3.5V). Prin utilizarea unei rezistente R_x (cu valori in gama 1.5 - 4.7 kohm) se creste nivelul H TTL (fig 3.9).

fig. 3.8. Comanda unei porti TTL fig.3.9. Comanda unei porti CMOS

de la o poarta CMOS de la o poarta TTL