Proiectarea pt. testabilitate (stari initiale, cicluri inerzise,fortari la 0 si la 1)

Proiectarea pt. testabilitate (stari initiale, cicluri inerzise,fortari la 0 si la 1)

Initializarea este un proces simplu si se poate executa dupa ce restul proiectului a fost definit

Se va utiliza un pin separat pentru initializare si logica suplimentara

Notand pinul de initializare cu INIT, la descrierea proiectului prin ecuatii booleene, trebuie parcurse urmatoarele etape:

definirea starii de pornire

definirea fiecarui bit de stare, pentru starea de pornire

daca un bit se initializeaza inactiv, se va adauga  la fiecare termen produs pe care il formeaza

daca un bit se initializeaza activ, se va adauga INIT la fiecare termen produs care il formeaza

Stari nefolosite (ilegale)

Un AES este format din bistabile pentru a memora starea curenta

Este putin probabil ca numarul de stari utilizate la descrierea functionarii AES sa fie 2n, unde n este numarul de bistabile de stare din AES

Zgomotele, scaderile tensiunii de alimentare pot duce la situatii neprevazute, intre care si intrarea intr o stare nefolosita

Stari nefolosite pentru un AES

Revenirea din starile nefolosite

Exista trei metode de baza de revenire din starile nefolosite:

l     prin reinitializare;

l     prin parcurgerea unui lant de stari nefolosite pana la atingerea unei stari folosite

l     prin proiectarea de asemenea maniera, incat dupa o perioada de tact, din orice stare nefolosita sa se atinga o stare folosita.

Reinitializarea conduce la revenirea AES in starea de pornire, din orice stare, inclusiv din cele folosite

Dezavantajul consta in necesitatea unui control suplimentar

Utilizarea reinitializarii

De cele mai multe ori exista un lant de stari nefolosite prin care un AES trece dintr o stare nefolosita oarecare intr o stare utila

Revenirea dupa cateva perioade de tact la o stare utila

Experienta arata ca la utilizarea SLP urilor ce contin bistabile D este chiar dificil de a nu se obtine o astfel de cale de revenire, fara ca acest mecanism sa fie explicit mentionat in proiect

Dezavantajul acestei metode consta in faptul ca nu se cunoaste numarul de stari prin care se trece pana la revenirea la functionarea normala si nici in ce stare utila se revine

Asigurarea revenirii intr-o perioada de tact din orice stare nefolosita intr-o stare utila este metoda care ofera maximul de siguranta in functionare

Se pot implementa trei variante:

l     starea in care se revine este starea initiala 000

l     starea in care se revine este diferita de 000

l     din orice stare nefolosita se revine in cate o stare utila.

Succesul proiectarii depinde de modul in care sunt tratate starile nefolosite

Stari nefolosite intr-un AES

Revenirea in starea 000 este cazul cel mai simplu nu se va utiliza nici o stare nefolosita pentru a determina trecerea in a unei variabile de iesire

Deoarece majoritatea SLP sunt echipate cu bistabile D, iesirea unui asemenea bistabil va trece in doar ca rezultat al tranzitiei intr o stare utila

Aceasta metoda nu functioneaza pentru bistabilele JK sau T: pe cand bistabilul D trece implicit in "0", cele JK sau T isi mentin starea

Daca starile nefolosite nu sunt considerate in functia de transfer, AES se va bloca intr o asemenea stare

diagrama de stare  diagrama VK

Revenirea in starea 000

La revenirea intr o stare fixa, diferita de 000, pentru inceput se decide in ce stare va trece AES la revenire

Celulele marcate cu x in diagrama VK de mai sus sunt notate corespunzator noii stari, cu " " sau " "

Se scrie un nou set de ecuatii, presupunand toate x-urile ramase fie ca " ", fie ca "0"

Daca nu se poate utiliza diagrama VK, acelasi rezultat poate fi obtinut considerand explicit toate starile nefolosite

Folosind ecuatii booleene:

l     nu se utilizeaza nici o stare nefolosita pentru un bit ce devine " " dupa revenire;

l     se utilizeaza toate starile nefolosite pentru un bit ce devine " " dupa revenire.

diagrama de stare diagrama VK

Revenirea intr o stare diferita de 000

Diagrame VK

Revenirea intr o stare diferita de 000

La utilizarea de bistabile JK, se va tine cont ca:

daca un bit trebuie sa treaca in "1" dupa revenire, J trebuie sa depinda de toate starile nefolosite, iar K de nici una;

Daca un bit trebuie sa treaca in "0" dupa revenire, K trebuie sa depinda de toate starile nefolosite, iar J de nici una.

Ecuatiile se vor scrie in acest mod chiar daca starea de revenire este 000

Pentru bistabilele de tip T orice revenire trebuie explicit precizata ca parte componenta a proiectului initial

La revenirea in orice stare celulele marcate cu x din diagrama VK trebuie completate astfel incat din orice stare nefolosita sa se atinga o stare utila, iar functiile logice rezultate sa fie cat mai simple

Pentru a putea functiona, trebuie parcurse cicluri suplimentare, deoarece starile ilegale conduc la stari legale diferite

diagrama de stare diagrama VK

Revenirea in orice stare

Testarea revenirii din starile nefolosite

Pentru SLP care ofera posibilitatea de preincarcare, aceasta testare este simplificata, deoarece orice stare poate fi usor atinsa, prin aceasta verificandu-se usor ca mecanismul de revenire functioneaza corect

Utilizarea preincarcarii trebuie folosita cu grija pentru SLP care dispun de facilitati asincrone de setare sau de resetare a bistabilelor

Daca intrarile asincrone sunt comandate de iesirea bistabilului, poate exista situatia in care preincarcarea unei stari determina setarea sau resetarea in starea opusa

Exista doua alternative de rezolvare: fie se evita preincarcarea acelorasi stari, fie se asigura o intrare suplimentara de test pentru inhibarea acestei faciliati in momentul testarii

Preincarcarea bistabilelor cu SET si RESET - (a,c) incorect, (b,d) corect