SLP de complexitate medie

SLP de complexitate medie

SLP din familia Altera EPxx0  --Circuitul EP310

Sub 6 - EP300

SLP din familia Altera EPxx0

EP900 este o SLP cu 40 de pini ce ofera densitatea echivalenta a 900 de porti

Contine 24 de macrocelule, fiecare prezentand o arhitectura evoluata

Structura unei macrocelule

SLP din familia Altera EPxx0

Arhitectura interna a circuitului EP900

SLP din familia Altera EPxx0

Firma Intel a produs sub licenta Altera PLD uri echivalente cu familia EP

De exemplu:

l     circuitul 5C032 este echivalent direct cu EP300

l     circuitul 5C060 este echivalent direct cu EP600

Circuitul 5C060 semnificatia pinilor  I1 I4 linii de intrare

I/O1-I/O16 linii bidirectionale

CLKi intrari de tact

SLP de complexitate mare (FPGA)

SLP de complexitate mare (FPGA)

Ofera un grad ridicat de integrare, accesibl anterior doar ariilor de porti programabile prin masca (MPGA) impreuna cu o durata redusa a ciclului de proiectare productie

Deschid noi domenii de cercetare in

l     proiectarea VLSI;

l     tehnologii si limbaje de programare;

l     CAD;

l     supercomputere cu utilizare speciala.

Arhitectura FPGA consta dintr o matrice de blocuri logice care pot fi interconectate prin programare pentru a obtine functionarea dorita

Sunt programate la utilizator

Fata de PLD ofera niveluri mult mai mari de integrare, arhitecturi si variante de rutare complexe

SLP de complexitate mare (FPGA)

Rutarea se executa prin intermediul a mai multor switch uri, ceea ce permite o mai buna utilizare a resurselor logice

Utilizeaza porti cu un numar mai mic de intrari, fata de PLD, structurate pe mai multe niveluri

Arhitectura FPGA

SLP de complexitate mare (FPGA)

Pentru FPGA actuale blocurile logice sunt formate din

tranzistoare;

porti simple cu doua intrari

multiplexoare;

tabele de cautare LUT (Look Up Tables);

structuri SI SAU cu multe intrari

O varianta tipica de rutare consta din segmente de legatura de lungime variabila, interconectabile prin switch-uri programabile electric

Implementarea switch-urilor programabile se realizeaza prin:

SRAM, in care switch-ul este un tranzistor controlat de un bit de memorie;

Antifuzibil, care programat devine un contact electric de rezistenta redusa

EPROM, unde se utilizeaza un tranzistor cu grila flotanta, care poate fi blocat prin injectarea de sarcina pe grila.

Performantele implementarilor cu FPGA depind esential de software-ul de proiectare si de cel de plasare si de rutare utilizat