Functii logice

Functii logice

Fisa de documentare Forme de exprimare a functiilor logice

Competente:

Identifica componente electronice

Analizeaza montaje cu circuite integrate digitale

O functie logica este definita de una sau mai multe variabile care nu pot lua decat valorile "0" sau "1".

Functia logica poate contine un numar variabil de termeni. Numarul maxim de termeni N este egal cu 2ⁿ (unde n este numarul de variabile ale functiei). In aparatura digitala valorile logice "0" si "1" ale variabilelor functiei sunt reprezentate prin doua potentialuri diferite.

a. Reprezentarea functiilor logice cu tabel de adevar

Reprezentarea tabelara cuprinde toate combinatiile posibile de variabile de intrare si inregistreaza, in dreptul fiecareia, valoarea corespunzatoare la iesire pentru functia f.

Exemplu: Pentru o functie f oarecare cu trei variabile A, B, C tabelul de adevar poate fi:

Reprezentarea sub forma canonica normal disjunctiva utilizeaza o expresie constand din variabile conectate printr-un operator AND rezultand termeni care vor fi conectati cu operatori OR.

Forma canonica normal disjunctiva (f.c.n.d.) este redata printr-o suma de produse, adica printr-un numar de termeni conectati printr-un operator AND reuniti apoi printr-un operator OR.

Exemplu:

Notand cu , cu , etc., forma canonica normal disjunctiva se poate rescrie astfel:

Reprezentarea functiei logice sub forma canonica normal conjunctiva ( f.c.n.c.) foloseste un produs de sume, obtinut cu operatori AND care conecteaza termeni legati prin operatori OR.

Notand S₀ , S₁ etc., functia se poate rescrie:

Reprezentarea prin diagrame Veitch-Karnaugh. Diagramele Veitch-Karnaugh sunt o reprezentare grafica a formelor canonice. Diagrama Veitch-Karnaugh consta dintr-o suprafata bidimensionala de patrate sau casute, fiecare patrat/casuta corespunzand unui termen produs canonic.

O caracteristica a diagramelor Veitch-karnaugh este aceea ca orice casuta difera de casuta adiacenta printr-o singura variabila.

Doua diagrame Veitch-Karnaugh cu trei si patru variabile sunt prezentate mai jos. Sunt opt, respectiv saisprezece combinatii a cate trei /patru variabile si fiecareia dintre aceste combinatii ii este alocata cate o casuta in diagrama.

 

	Pentru variabile de intrare		Pentru 4 variabile de intrare

Pentru a usura transcrierea unei functii sub forma unei diagrame V-K este util sa se memoreze ordinea de completare a zonelor cu coeficientii termenilor canonici respectivi.

Reprezentarea functiilor logice sub forma elementara

Spre deosebire de formele canonice prezentate mai sus, termenii formelor elementare nu contin toate variabilele de intrare.

Se poate ajunge de la o forma de reprezentare canonica la una elementara prin operatia numita minimizare.

Formele elementare de exprimare a unei functii ofera avantaje fata de formele canonice la realizarea practica (implementare) a functiei deoarece numarul de circuite si componente electronice implicat este mai mic. 

Exemplu de scriere a unei functii sub forma elementara:

Activitatea de invatare 1.1 Forme de exprimare a functiilor logice

Competenta:

Analizeaza montaje cu circuite integrate digitale

Obiectivul vizat: Dupa finalizarea acestei activitati, vei fi capabil

     sa recunosti diferitele forme de exprimare a functiilor logice

     sa utilizezi diferitele forme de exprimare a functiilor logice

Durata: 50 minute

Tipul activitatii: peer learning (metoda grupurilor de experti)

Continutul activitatii de invatare: Forme de exprimare a functiilor logice

Enunt:

Se da urmatoarea expresie logica sub forma de tabel de adevar:

I. Sa se transforme functia data ca:

a)     suma de produse (f.c.n.d.)

b)     produs de sume (f.c.n.c.)

c)     diagrama Veitch-Karnaugh

II. Sa se exprime urmatoarea diagrama V-K sub forma elementara.

Sugestii

Se va consulta Fișa de documentare 1.

Etapa 1

     Clasa va fi impartita in 4 grupe

     Timp de lucru pentru aceasta etapa: 15 minute

Fiecare grup va avea de rezolvat cate una dintre sarcinile I.a, I.b, I.c, respectiv II.

Autoevaluare: dupa 10 minute, fiecare grup se va autoevalua comparand rezultatele cu etalonul prezentat de profesor (Flip-chart, video-proiectie etc.)

Etapa 2

     Clasa va fi reorganizata in grupe de minimum 4 persoane astfel incat sa fie reuniti cate cel putin 1 dintre membrii grupurilor initiale.

     Timp de lucru pentru aceasta etapa: 20 minute

Enunt:

Se da urmatoarea urmatoarea functie logica

f₃ = P₅+P₇+P₉+P₁₀+P₁₁+P₁₃+P₁₄

Sa se transforme aceasta pentru a obtine:

a)     tabelul de adevar

b)     un produs de sume (f.c.n.c.)

c)     o diagrama Veitch-Karnaugh

Evaluare:

     Feedback-ul acestei etape va fi obtinut prin "turul galeriei", cand produsele muncii fiecarui grup vor fi agatate pe perete si se vor incuraja comentariile.

Activitatea de invatare Tipuri de reprezentari ale functiilor logice

Competenta:

Analizeaza montaje cu circuite integrate digitale

Obiectivul vizat:

     Dupa finalizarea acestei activitati, vei fi capabil sa recunosti si sa utilizezi diferitele forme de exprimare a functiilor logice

Durata: 10 minute

Tipul activitatii: asociere

Sugestii:

     Clasa poate fi organizata frontal

Continutul activitatii de invatare: Forme de exprimare a functiilor logice

Enunt:

Completeaza casetele cu denumirea corespunzatoare fiecarei forme de reprezentare a functiilor logice:

a. ..

	b. ..

f₄ = P₀+P₁+P₂+P₆+P₇+P₈

	c. ..

d. ..

f = S₀ S₃ S₆ S₁₁ S₁₂ S₁₃ S₁₄

f(A,B,C) = A B + B C + A

	e. ..

Evaluare:

     Se poate realiza prin inter-evaluare, apoi prin confruntare cu rezolvarea etalon a profesorului.

Activitatea de invatare 1.3 Identificarea formelor elementare

Competenta:

Analizeaza montaje cu circuite integrate digitale

Obiectivul vizat: La sfarșitul perioadei de lucru vei fi capabil

Sa discriminezi intre formele elementare si formele canonice de reprezentare a functiilor logice

Durata: 20 minute

Tipul activitatii: asociere

Sugestii:

     Clasa poate fi organizata in grupe de 3-4 elevi

Continutul activitatii de invatare: Forme de exprimare a functiilor logice

Enunt:

Studiaza cu atentie urmatoarele expresii de functii logice si completeaza tabelul cu informatiile necesare.

Evaluare:

     Se poate realiza prin inter-evaluare intre grupe, apoi evaluarea prin confruntare cu rezolvarea etalon.

Activitatea de invatare 1.4  Construirea diagramelor V-K

Competenta:

Identifica componente electronice

Analizeaza montaje cu circuite integrate digitale

Obiectivul vizat: Dupa finalizarea acestei activitati, vei fi capabil

     sa construiești diagrame V-K utilizand forme canonice si elementare

Durata: 30 minute

Tipul activitatii: transformare

Continutul activitatii de invatare: Forme de exprimare a functiilor logice

Sugestii:

     Clasa poate fi organizata in grupe de 3-4 elevi

Enunt:

Furnizeaza diagramele V-K asociate functiilor urmatoare:

Evaluare:

     Se poate realiza prin inter-evaluare intre grupe, apoi evaluarea prin confruntare cu rezolvarea etalon.

Tema 4 Functii logice

Fisa de documentare 2 Minimizarea functiilor logice

Competente:

Identifica componente electronice

Analizeaza montaje cu circuite integrate digitale

In practica designului circuitelor integrate digitale, doua dintre cele mai importante aspecte le reprezinta costul circuitului si fiabilitatea acestuia. De aceea, etapa de proiectare este aceea in care se va lua decizia in legatura cu forma finala a functiei logice care va fi implementata.

Prin minimizare se intelege trecerea de la o forma canonica la o forma elementara de exprimare a functiei, prin eliminarea unor variabile de intrare din termenii functiei.

Scopul minimizarii consta in obtinerea unei expresii a carei implementare va costa mai putin sau care va opera mai rapid decat prin implementarea expresiei initiale.

Una dintre cele mai raspandite metode de minimizare este aceea utilizand diagramele Veitch-Karnaugh.

Minimizarea prin diagramele Veitch-Karnaugh reprezinta o metoda vizuala simpla de identificare a termenilor care pot fi combinati.

Tehnica minimizarii cu ajutorul diagramelor Veitch-Karnaugh:

I. Se incepe, de obicei, de la functia exprimata ca suma de produse.

II. Se marcheaza cu 1 casutele din diagrama Veitch-Karnaugh care corespund termenilor din expresie; casutele ramase pot fi marcate fie cu zerouri pentru a indica faptul ca functia va fi 0 in aceste situatii, fie vor ramane goale.

III. Se grupeaza cele mai largi suprafete valide de 1 formate din casute adiacente (pe orizontala sau verticala ); suprafetele pot contine un numar de casuțe/patrate egal cu puteri ale lui 2.

IV. Se considera a fi casute adiacente inclusiv cele de pe latura opusa (sus/jos sau stanga/dreapta), intrucat ele corespund termenilor care au doar o variabila diferita.

V. Aceste suprafete maximale corespund termenilor elementari, iar reprezentarea grafica este ilustrarea teoremei:

VI. Forma elementara se obtine ca o suma de produse, unind prin operatori SAU (OR) termenii elementari rezultati in urma etapei V.

Exemplu: Sa se minimizeze functia

f = P₀+P₂+P₅+P₇+P₈+P₉ +P₁₀ +P₁₁ +P₁₂ +P₁₄

folosind diagrama V-K .

REZOLVARE:

Din insumarea tuturor termenilor elementari rezulta forma elementara urmatoare:

Pentru construirea diagramei Karnaugh se poate porni si de la f.c.n.c., caz in care suprafetele maximale vor fi date de casutele adiacente continand 0 logic.

Iata, de exemplu, transformarea unei diagrame V-K asociate unei functii din f.c.n.d. in f.c.n.c.

f.c.n.d. f.c.n.c.

Tehnica acestei transformari este de a incercui suprafete maximale formate din casute adiacente continand 0, in loc de 1.

Activitatea de invatare 2.1 Obtinerea formelor elementare

Competenta:

Analizeaza montaje cu circuite integrate digitale

Obiectivul vizat:

     Dupa finalizarea acestei activitati, vei fi capabil sa reprezinți o functie logica sub forma elementara pornind de la reprezentarea cu diagrama V-K

Durata: 30 minute

Tipul activitatii: transformare, asociere

Sugestii:

     Clasa poate fi organizata in grupe de 3-4 elevi

Continutul activitatii de invatare: Minimizarea functiilor logice

Enunt:

Asociaza fiecare diagrama V-K formei elementare careia ii corespunde:

a)     b)

c)  d)

Evaluare:

     Se poate realiza prin inter-evaluare, apoi evaluarea prin confruntare cu rezolvarea etalon.

Activitatea de invatare 2.2 Organizator grafic al minimizarii

Competenta:

Analizeaza montaje cu circuite integrate digitale

Obiectivul vizat:

Dupa finalizarea acestei activitati, vei fi capabil sa structurezi informatia referitoare la minimizarea functiilor logice

Durata: 20 minute 

Tipul activitatii: rezumat, organizator grafic

Sugestii:

     Clasa poate fi organizata in grupe de 3-4 elevi

Continutul activitatii de invatare: Minimizarea functiilor logice

Enunt:

Studiaza Fisa de documentare 2 si rezuma informatia esentiala intr-o forma grafica pe care o consideri adecvata ( de exemplu utilizand dreptunghiuri, cercuri, triunghiuri etc.).

Evaluare:

     Se va realiza o inter-evaluare intre grupele de elevi.

Activitatea de invatare 2.3 Etapele minimizarii^***

Analizeaza montaje cu circuite integrate digitale

Obiectivul vizat:

Dupa finalizarea acestei activitati, vei fi capabil sa utilizezi tehnici de lucru in echipa pentru a deduce modul de minimizare a circuitelor logice.

Durata: 35 minute 

Tipul activitatii: simulare, peer learning

Sugestii:

     Clasa poate fi organizata in 4 grupe

     Se recomanda a se efectua aceasta activitate pentru recapitulare, dupa studierea Fișelor de documentare 2., 5.1. și 5.5.

Continutul activitatii de invatare: Minimizarea functiilor logice

Enunt: 

Grupa 1.

Se da urmatoarea functie logica:

Sa se realizeze tabelul de adevar corespunzator.

Grupa 2.

Se da urmatoarea functie logica:

Pozitionati termenii functiei in diagrama V-K.

Grupa 3.

Se da o functie logica avand urmatoarea diagrama Veitch-Karnaugh:

Sa se minimizeze functia logica.

Grupa

Se da urmatoarea expresie minima a unei functii logice:

Sa se prelucreze functia de mai sus pentru a putea fi implementata doar cu porti logice NAND.

Sugestii:

Dupa 20 minute, grupele se vor intalni in plen. Se vor expune pe perete/tabla rezultatele obtinute de ei, in ordinea stricta a numerotarii grupelor.

Ce concluzie trageti?

Evaluare:

Se va realiza o inter-evaluare intre elevi, la care se va puncta:

Incadrarea in timp pentru finalizarea sarcinii de lucru 

Corectitudinea solutiei furnizate

Aportul adus in cadrul discutiei in plen