Automatul de ordinul zero. Circuite logice combinationale

Circuitul logic combinational constituie modelul fizic al automatului finit de ordinul zero. Asa cum s-a aratat acest automat este caracterizat de faptul ca variabilele de iesire sunt independente de timp, (automatul nu are in structura sa elemente de memorie care sa contina informatii legate de evolutia in timp a intrarilor), valoarea lor fiind determinata doar de valoarea variabilelor de intrare la momentul respectiv. In figura 4.15 este data schema bloc a unui circuit logic combinational cu “n” intrari si “m” iesiri.

Pentru acest circuit se poate scrie setul de functii:

unde sunt functii logice.

Legat de realizabilitatea fizica a circuitelor logice combinationale se pot formula doua tipuri de probleme: de sinteza si de analiza. In continuare se vor dezvolta aceste probleme.

1. Sinteza si analiza circuitelor logice combinationale

Problemele de sinteza ale circuitelor logice combinationale se definesc in modul urmator: cunoscand semnalele de iesire corespunzatoare diferitelor combinatii ale semnalelor de intrare se cere sa se stabileasca structura circuitului logic combinational.

In general, sinteza unui circuit logic combinational presupune parcurgerea urmatoarelor etape:

1)     Pe baza enuntului temei de proiectare se procedeaza la completarea tabelului de adevar;

2)     Se realizeaza minimizarea functiilor logice prin una din metodele cunoscute;

3)     Se implementeaza functiile logice obtinute cu circuite logice;

4)     Se analizeaza circuitul obtinut pentru a vedea daca corespunde conditiilor impuse initial.

In cadrul problemelor de analiza se cunoaste structura logica a circuitului combinational si se cere sa se stabileasca valorile posibile ale semnalelor de iesire pentru toate combinatiile posibile de valori ale semnalelor de intrare. Problemele de analiza se solutioneaza cautand expresiile functiilor logice corespunzatoare semnalelor de iesire pentru ca ulterior sa se poata determina valorile acestor functii pentru toate combinatiile posibile de valori ale semnalelor de intrare. Pentru a putea determina valorile acestor functii este necesar sa se gaseasca termenii canonici ai functiei. Etapele ce trebuiesc parcurse in vederea analizei unui circuit combinational sunt:

1)     Pe baza structurii logice a circuitului logic combinational se determina, din aproape in aproape functiile logice ale semnalelor de iesire in forma normala;

2)     Se dezvolta aceste functii logice in forma canonica;

3)     Folosind tabelul de adevar se stabilesc valorile functiilor corespunzatoare semnalelor de iesire pentru toate combinatiile posibile de valori ale semnalelor de intrare;

4)     O etapa neobligatorie, dar uneori interesanta, consta in stabilirea de expresii minimale ale functiilor logice in forma canonica. Aceasta etapa vizeaza realizarea unui circuit echivalent cu circuitul analizat, dar mai economic. Nu trebuie omis insa faptul ca in procesul de sinteza au putut interveni si alte criterii decat cel de economicitate (de ex. functionare fara hazard).

2. Circuite logice combinationale sintetizate cu porti logice

Sinteza circuitelor logice combinationale cu porti logice (adica cu acele circuite logice care materializeaza fizic functiile logice elementare) presupune ca etapa obligatorie minimizarea functiilor logice in forma normala disjunctiva sau conjunctiva. Operatia de implementare a functiilor logice in scheme cu porti logice constituie o problema de optimizare a carei rezolvare depinde de experienta proiectantului in conditiile existentei unor restrictii privind: numarul de porti logice intr-o capsula de circuit integrat; numarul de intrari ale fiecarei porti logice; tipul de poarta logica care asigura utilizarea numarului minim de capsule integrate; etc.

Observatie: la sinteza circuitelor logice combinationale cu mai multe variabile de iesire se poate obtine o reducere a numarului de porti logice folosite daca se identifica termeni comuni in expresiile functiilor de iesire.

2.1. Sinteza cu porti logice NU, SI, SAU

La baza sintezei circuitelor combinationale cu porti logice NU, SI, SAU sta forma normala minima disjunctiva a functiei logice, atunci cand variabilele de intrare ale circuitului combinational se aplica la intrarile unor porti logice SI, iar iesrile se culeg de la iesirile unor porti logice de tip SAU, respectiv forma normala minima conjunctiva a functiei, atunci cand variabilele de intrare ale circuitului combinational se aplica la intrarile unor porti logice SAU, iar iesirile se culeg de la iesirile unor porti logice SI. Se mai spune ca circuitele combinationale ce implementeaza functii logice in forma normala disjunctiva au pe nivelul de intrare porti logice de tip SI respectiv pe nivelul de iesire porti logice de tip SAU si respectiv invers pentru circuitele combinationale ce implementeaza functii logice in forma normala conjunctiva. Formele normale ale functiilor logice descriu structural schema logica a circuitului ce trebuie realizat.

In practica, sinteza cu porti logice NU, SI, SAU, dispuse pe doua nivele, ridica probleme numai atunci cand portile logice folosite au un numar de intrari mai mic decat cel necesar, unele sunt incarcate peste limita de sarcina admisa, respectiv unele iesiri nu pot realiza comanda tuturor circuitelor care s-ar impune conform expresiei logice.

In practica sinteza cu porti logice SI, SAU, NU este folosita arareori intrucat in familia de circuite integrate TTL, care este familia cea mai utilizata, exista o gama restransa de circuite integrate care implementeaza functiile logice SI, respectiv SAU.

Din acelasi motiv se practica sinteza utilizand portile logice SI-NU, respectiv SAU-NU.

2.2. Sinteza cu porti logice SI-NU, respectiv SAU-NU

Functiile logice NU, SI, SAU formeaza un sistem logic complet intrucat orice functie logica poate fi implementata cu circuite care materializeaza functiile logice NU, SI, SAU.

Exista si alte sisteme logice complete, dintre acestea mai frecvent utilizate fiind sistemele bazate pe functiile logice SI-NU respectiv SAU-NU. Pentru a demonstra ca si aceste functii formeaza un sistem logic complet este suficient sa demonstram ca ele pot implementa functiile logice NU, SI, SAU.

Observatii: Daca aplicam teoremele lui De Morgan pentru cele doua functii logice rezulta:

1)     Un circuit SI-NU poate fi interpretat ca fiind compus dintr-un circuit SI urmat de un inversor sau ca un circuit SAU la care se aplica variabilele negate.

2)     Un circuit SAU-NU poate fi interpretat ca fiind un circuit SAU urmat de un inversor sau ca un circuit SI la care se aplica variabilele negate.

Pornind de la aceste doua observatii, rezulta urmatoarele modalitati de implementare a functiilor logice NU, SI, SAU cu circuite ce materializeaza fizic functiile SI-NU, respectiv SAU-NU.

Functia logica NU poate fi implementata cu un circuit SI-NU daca la intrarile neutilizate se aplica semnalul logic “1”, respectiv cu un circuit SAU-NU daca la intrarile neutilizate se aplica “0” logic. De asemenea functia NU poate fi implementata cu oricare din aceste circuite daca varibila ce trebuie negata se aplica la toate intrarile circuitului SI-NU, respectiv SAU-NU (fig. 4.17).

Functia logica SI poate fi implementata cu un circuit SI-NU urmat de un inversor sau cu un circuit SAU-NU la intrarile caruia se aplica varibilele negate (fig.4.18).

Functia logica SAU poate fi implementata cu un circuit SI-NU la intrarile caruia se aplica variabilele negate sau cu un circuit SAU-NU urmate de un inversor.

Rezulta deci ca orice functie logica poate fi implementata folosind numai circuite SI-NU, respectiv SAU-NU.

Pentru sinteza circuitelor logice combinationale cu circuite SI-NU se parcurg urmatoarele etape:

(a)   – se obtine expresia minima a functiei in forma normala disjunctiva;

(b)   – se realizeaza o schema logica cu circuite SI-NU plasate pe doua nivele;

(c)    – variabilele care apar singure in suma se aplica la intrarea portii ce genereaza semnalul de iesire in forma complementata.

Exemplu:

este implementata de schema din fig. 4.20:

Pentru sinteza circuitelor logice combinationale cu circuite SAU-NU se parcurg urmatoarele etape:

(a)   – se obtine expresia minima a functiei in forma normala conjunctiva;

(b)   – se realizeaza o schema logica cu circuite SAU-NU plasate pe doua nivele;

(c)    – variabilele care apar singure in produs se aplica la intrarea portii ce genereaza semnalul de iesire in forma complementata.

Exemplu:

este implementata de schema din fig.4.21:

Observatie: Metodele prezentate in acest paragraf si in paragraful precedent sunt utilizate in general pentru implementarea functiilor logice simple. Pentru functii mai complicate se utilizeaza circuite integrate pe scara medie (ex. multiplexor, decodificator) sau larga (ex. memoria), circuite care realizeaza, in general, functii logice bine determinate. Pentru utilizarea lor la implementarea unor functii logice oarecare sunt necesare si porti logice.

3. Multiplexorul

Multiplexorul este un circuit logic combinational, integrat pe scara medie, obtinut printr-o conexiune (extensie) de tip serie a unor porti logice ce constituie elementul tipic de circuit logic combinational. Din punct de vedere functional multiplexorul este un selector ce conecteaza la iesire intrarea adresata. Circuitul are in general intrari de date si “n” intrari de adresa. Valoarea iesirii este determinata de valoarea intrarii selectate prin adresa.

Figura 4.22

Sub forma integrata se produc mai multe tipuri de multiplexoare dintre care amintim multiplexorul cu 16 intrari de date si 4 intrari de adresare, 8 intrari de date si 3 de adresare si 4 intrari de date si 2 de adresare. In fig. 4.22 este data schema desfasurata, schema bloc si tabelul de functionare ale multiplexorului cu 8 intrari de date, 3 intrari de adresare, o intrare de validare a functionarii (activa pe 0) si doua iesiri complementare  W si .

Functia logica pe care o implementeaza acest multiplexor este:

Dintre aplicatiile posibile ale circuitelor multiplexoare amintim selectia secventiala, conversia paralel-serie a datelor si transmisia multiplexata a informatiilor de pe mai multe linii pe o singura linie.

Pe langa aceste aplicatii multiplexoarele pot fi utilizate si pentru implementarea functiilor logice. Astfel cu un multiplexor cu intrari de date poate fi implementata orice functie logica de “n” variabile aplicand la intrarile de date valorile functiei, iar la intrarile de adresare cele “n” variabile. De exemplu functia de trei variabile

este implementata de multiplexorul din fig. 4.23.

Figura 4.24

Un multiplexor cu intrari de date poate implementa si functii de mai mult de “n” variabile daca se utilizeaza si porti logice suplimentare. Pentru functii de “n+1” variabile se aleg “n” variabile care se aplica la intrarile de adresare, iar a “n+1” variabila se aplica in forma normala sau complementata la unele intrari de date.

Ex. functia definita prin tabelul si avand reprezentarea in figura 4.24

Observatie: Pentru a usura determinarea functiilor de intrare din tabelul de definitie al functiei logice este recomandabil ca variabila reziduala sa fie cea mai putin semnificativa.

In general prin utilizarea circuitelor multiplexoare se reduce numarul variabilelor de care depinde functia logica. Astfel, daca functia de implementat depinde de “n” variabile, prin utilizarea unui multiplexor cu intrari de date (m<n) functiile care trebuiesc implementate cu porti logice depind de “n-m” variabile. Implementarea functiei de “n” variabile se reduce in acest fel la implementarea a functii de “n-m” variabile.

Pentru exemplificare se considera functia de cinci variabile la implementarea careia se foloseste un multiplexor cu 8 intrari de date (fig.4.25).

4. Decodificatorul si demultiplexorul

Decodificatorul este un circuit logic combinational, integrat pe scara medie, obtinut printr-o extensie de tip paralel a unor porti logice si are “n” intrari de adresare si iesiri. Din punct de vedere functional decodificatorul activeaza una din cele iesiri ale sale, functie de codul aplicat la cele “n” intrari.